# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2000-184295

(43)Date of publication of application: 30.06.2000

(51)Int.CI.

H04N 5/335 H01L 27/148 H01L 27/146 H04N 5/228 H04N 9/07

(21)Application number: 10-354241

(71)Applicant: FUJI PHOTO FILM CO LTD

(22)Date of filing:

14.12.1998


(72)Inventor: KUBO NAOMOTO

## (54) SOLID-STATE IMAGE PICKUP DEVICE

### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a solid-state image pickup device that can interpolate lines without the use of a large capacity image memory such as a frame image memory.

SOLUTION: When vertical drive pulses ϕv1-ϕv4 supplied to a charge coupled device CCD 10 from a vertical drive circuit 26 are temporarily stopped by a masking pulse 30 outputted from a control circuit 28, the CCD 10 stops reading signal charges for one horizontal scanning period. Thus, no analog signal is outputted from the CCD 10 to an A/D converter section 12 and the A/D converter section 12 outputs no data to a digital signal processor DSP section 14. The DSP 14 reads display data that have been generated one line before and stored in a line memory 16 for this horizontal scanning period and outputs the display data to a display section 18 as regular display data.



# **LEGAL STATUS**

[Date of request for examination]

21.04.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-184295 (P2000-184295A)

(43)公開日 平成12年6月30日(2000.6.30)

(51) Int.Cl. <sup>7</sup>		識別記号	ΓĮ	テーマコート*(参考)
H 0 4 N	5/335		H 0 4 N 5/335	Z 4M118
H01L	27/148		5/228	Z 5 C O 2 2
	27/146		9/07	C 5 C 0 2 4
H 0 4 N	5/228		H01L 27/14	B 5C065
	9/07			Α
-			分輪土 分輪水蛭	語·中での影 7 ○ 7 (今 10 頁)

審査請求 未請求 請求項の数7 〇L (全 10 頁)

(21)出願番号 特願平10-354241

(22)出願日 平成10年12月14日(1998.12.14)

(71)出願人 000005201

富士写真フイルム株式会社

神奈川県南足柄市中沼210番地

(72)発明者 久保 直基

埼玉県朝霞市泉水三丁目11番46号 富士写

真フイルム株式会社内

(74)代理人 100079991

弁理士 香取 孝雄


最終頁に続く

# (54) 【発明の名称】 固体撮像装置

## (57)【要約】

【課題】 フレーム画像メモリ等の大容量画像メモリを使用することなくラインを補間する固体撮像装置を提供する。

【解決手段】 CCD10 では、垂直駆動回路26から供給される垂直駆動パルス $\phi$ V1 $\sim$  $\phi$ V4</sub>が制御回路28から出力されるマスキングパルス30により一時停止されると、1水平走査期間の間信号電荷の読み出しを停止する。このため、CCD10 からA/D 変換部12にアナログ信号が出力されず、A/D 変換部12からDSP 部14にデータが出力されない。DSP14 では、この水平走査期間の間、1ライン前に生成してラインメモリ16に格納した表示用データを読み出し、これを表示用データとして表示部18に出力する。



#### 【特許請求の範囲】

【請求項1】 マトリックス状に配置された複数の光電変換素子と、該光電変換素子に蓄積された信号電荷を垂直駆動パルスに従って列毎に垂直方向に転送する垂直転送路と、該垂直転送路で転送された信号電荷を水平駆動パルスに従って水平方向に転送する水平転送路と、該水平転送路で転送された信号電荷を電気信号に変換して出力する出力回路とを含む固体撮像素子と、水平ブランキング期間に前記垂直駆動パルスを出力し水平走査期間に前記水平駆動パルスを繰り返し出力する駆動手段とを有 10 する固体撮像装置において、該装置は、

1

前記固体撮像素子から出力される信号に基づいて表示用 信号を生成して出力する信号処理手段と、

前記駆動手段を制御して垂直駆動パルスの出力を所定の タイミングで一時停止させる制御手段と、

前記信号処理手段により少なくとも前記駆動手段が垂直 駆動パルスの出力を一時停止する直前に生成された1水 平走査期間の表示用信号を格納するラインメモリとを含 み

前記信号処理手段は、前記垂直駆動手段が前記制御手段 20 の制御に従って垂直駆動パルスの出力を一時停止したとき、前記ラインメモリから1水平走査期間の表示用信号を読み出して出力することを特徴とする固体撮像装置。

【請求項2】 請求項1に記載の装置において、前記固体撮像素子は、ベイヤ方式の色フィルタアレイを備えていることを特徴とする固体撮像装置。

【請求項3】 請求項1に記載の装置において、前記ラインメモリは、前記信号処理手段に内蔵されていることを特徴とする固体撮像装置。

【請求項4】 請求項1に記載の装置において、前記ラインメモリは、前記信号処理手段で生成された表示用信号を水平走査期間毎に格納することを特徴とする固体撮像装置。

【請求項5】 マトリックス状に配置された複数の光電変換素子と、該光電変換素子に蓄積された信号電荷を垂直駆動パルスに従って列毎に垂直方向に転送する垂直転送路と、該垂直転送路で転送された信号電荷を水平駆動パルスに従って水平方向に転送する水平転送路と、該水平転送路で転送された信号電荷を電気信号に変換して出力する出力回路とを含む固体撮像素子と、水平ブランキング期間に前記垂直駆動パルスを出力し水平走査期間に前記水平駆動パルスを繰り返し出力する駆動手段とを有する固体撮像装置において、該装置は、

3つのメモリを有し、該3つのメモリから1つのメモリを水平走査期間毎に所定の順序で繰り返し選択して前記固体撮像素子から出力される1水平走査期間の信号を格納し、他の2つのメモリにそれぞれ格納されている1水平走査期間の信号に基づいて水平走査期間が1/N(Nは2以上の自然数)の表示用信号をNライン分生成して出力する信号処理手段と、

前記駆動手段を制御して垂直駆動パルスの出力を所定の タイミングで一時停止させる制御手段とを含み、

前記信号処理手段は、前記垂直駆動手段が前記制御手段の制御に従って垂直駆動パルスの出力を一時停止したとき、前記3つのメモのうちの前回選択されなかった2つのメモリにそれぞれ格納されている1水平走査期間の信号に基づいて水平走査期間が1/Nの表示用信号をNライン分生成し出力することを特徴とする固体撮像装置。

【請求項6】 請求項1または5に記載の装置において、前記制御手段は、前記固体撮像素子のライン数と表示用画像信号のライン数との比に応じて、前記垂直駆動パルスの出力を停止させることを特徴とする固体撮像装置。

【請求項7】 光電変換素子と垂直選択スイッチとを含む複数の画素をマトリックス状に配置して該複数の画素を列毎に垂直信号線で接続するとともに行毎に制御線で接続し、各画素は制御線に垂直走査パルスが印加されたとき光電変換素子に蓄積されていた信号電荷を前記垂直選択スイッチにより垂直信号線に出力する画素アレイレ

前記垂直信号線毎に設けられ、水平走査パルスが印加されたとき該垂直信号線からの信号を信号出力線に出力する複数の水平選択スイッチと、

前記制御線を順次選択して前記垂直走査パルスを印加する垂直走査手段と、

前記水平選択スイッチを順次選択して水平走査パルスを 印加する水平走査手段とを含むMOS 形撮像素子と、

前記垂直走査手段を制御して前記制御線の選択を所定の タイミングで一時停止させる制御手段とを含み、

前記MOS 形撮像素子の垂直走査手段は、前記制御手段の制御に従って制御線の選択を一時停止したとき、前回選択した制御線に再度垂直走査信号を印加することを特徴とする固体撮像装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、固体撮像素子で得られる画像信号のライン数を増やして出力する固体撮像 装置に関する。

[0002]

40 【従来の技術】固体撮像装置で撮った動画像を表示装置でモニタする場合に、固体撮像装置におけるCCD (Char ge Coupled Device) 撮像素子(以下CCD と称す)の垂直方向の画素数が表示装置のライン数より少ないとき、固体撮像装置から出力される画像信号のライン数が表示装置で表示されるライン数より少なくなる。このため、表示装置では、画面の上部に画像が縦方向につぶされた形で表示され、画面の下部が無表示の状態になる。従来、このような問題を解決するため固体撮像装置では、CCD から読み出された画像信号をフレーム画像メモリあるいはフィールド画像メモリに一旦格納し、格納した画

像信号を適宜読み出してDSP (Digital Signal Process or) によりラインを補間し、たとえば、6ライン出力する毎に7ライン目を6ライン目と同一の画像信号を出力して(単純補間)ライン数を表示装置のライン数に合わせ、表示装置に出力していた。

#### [0003]

【発明が解決しようとする課題】しかしながら、上述の固体撮像装置では、フレーム画像メモリあるいはフィールド画像メモリ等の大容量の画像メモリを使用するため、消費電力が大きくなるという問題があった。特に、携帯用の小型ムービーや電子スチルカメラ等では、この画像メモリによる消費電力の増大が問題とされていた。【0004】また、上述の固体撮像装置では、CCDから読み出した大量のデータをフレーム画像メモリあるいはフィールド画像メモリに格納したり、格納したデータを読み出してDSPで処理するので、データバスがそのデータ転送のために殆ど占有され、システムのパフォーマン

【0005】本発明は、このような従来技術の欠点を解決し、フレーム画像メモリあるいはフィールド画像メモリを用いることなくラインを補間する固体撮像装置を提供することを目的とする。

スが低下するという問題があった。

## [0006]

【課題を解決するための手段】本発明は上述の課題を解 決するために、マトリックス状に配置された複数の光電 変換素子と、光電変換素子に蓄積された信号電荷を垂直 駆動パルスに従って列毎に垂直方向に転送する垂直転送 路と、垂直転送路で転送された信号電荷を水平駆動パル スに従って水平方向に転送する水平転送路と、水平転送 路で転送された信号電荷を電気信号に変換して出力する 出力回路とを含む固体撮像素子と、水平ブランキング期 間に垂直駆動パルスを出力し水平走査期間に水平駆動パ ルスを繰り返し出力する駆動手段とを有する固体撮像装 置において、この装置は、固体撮像素子から出力される 信号に基づいて表示用信号を生成して出力する信号処理 手段と、駆動手段を制御して垂直駆動パルスの出力を所 定のタイミングで一時停止させる制御手段と、信号処理 手段により少なくとも駆動手段が垂直駆動パルスの出力 を一時停止する直前に生成された1水平走査期間の表示 用信号を格納するラインメモリとを含み、信号処理手段 40 は、垂直駆動手段が制御手段の制御に従って垂直駆動パ ルスの出力を一時停止したとき、ラインメモリから1水 平走査期間の表示用信号を読み出して出力することを特 徴とする。

【0007】また、本発明は、マトリックス状に配置された複数の光電変換素子と、光電変換素子に蓄積された信号電荷を垂直駆動パルスに従って列毎に垂直方向に転送する垂直転送路と、垂直転送路で転送された信号電荷を水平駆動パルスに従って水平方向に転送する水平転送路と、水平転送路で転送された信号電荷を電気信号に変 50

換して出力する出力回路とを含む固体撮像素子と、水平 ブランキング期間に垂直駆動パルスを出力し水平走査期 間に水平駆動パルスを繰り返し出力する駆動手段とを有 する固体撮像装置において、この装置は、3つのメモリ を有し、この3つのメモリから1つのメモリを水平走査 期間毎に所定の順序で繰り返し選択して固体撮像素子か ら出力される1水平走査期間の信号を格納し、他の2つ のメモリにそれぞれ格納されている1水平走査期間の信 号に基づいて水平走査期間が 1 / Nの表示用信号をNラ イン分生成して出力する信号処理手段と、駆動手段を制 御して垂直駆動パルスの出力を所定のタイミングで一時 停止させる制御手段とを含み、信号処理手段は、垂直駆 動手段が制御手段の制御に従って垂直駆動パルスの出力 を一時停止したとき、3つのメモのうちの前回選択され なかった2つのメモリにそれぞれ格納されている1水平 走査期間の信号に基づいて水平走査期間が 1 / Nの表示 用信号をNライン分生成し出力することを特徴とする。

4

【0008】また、本発明は、光電変換素子と垂直選択 スイッチとを含む複数の画素をマトリックス状に配置し てこの複数の画素を列毎に垂直信号線で接続するととも に行毎に制御線で接続し、各画素は制御線に垂直走査パ ルスが印加されたとき光電変換素子に蓄積されていた信 号電荷を垂直選択スイッチにより垂直信号線に出力する 画素アレイと、垂直信号線毎に設けられ、水平走査パル スが印加されたとき垂直信号線からの信号を信号出力線 に出力する複数の水平選択スイッチと、制御線を順次選 択して垂直走査パルスを印加する垂直走査手段と、水平 選択スイッチを順次選択して水平走査パルスを印加する 水平走査手段とを含むMOS 形撮像素子と、垂直走査手段 を制御して制御線の選択を所定のタイミングで一時停止 させる制御手段とを含み、MOS 形撮像素子の垂直走査手 段は、制御手段の制御に従って制御線の選択を一時停止 したとき、前回選択した制御線に再度垂直走査信号を印 加することを特徴とする。

#### [0009]

【発明の実施の形態】次に本発明の実施例を図面を用いて説明する。

【0010】図1は、本発明による固体撮像装置の第1の実施例を示すブロック図である。図1において、10は、被写体の光学像に対応する電気信号を出力する固体撮像素子である。図2は、この固体撮像素子10の一例であって、4相駆動のインターライン形CCDである。このCCD10は、撮像領域に多数の光電変換素子、たとえばホトダイオード40がマトリックス状に配置され、ホトダイオード40の各列に隣接して垂直転送路42が配置されている。そして、各ホトダイオード40は、トランスファゲート44を介して垂直転送路42に接続されている。各垂直転送路42の下端は水平転送路46に接続され、水平転送路46の左端は出力回路48に接続されている。

【0011】各垂直転送路42には、信号電荷を水平転送

路46の方向に転送するための垂直駆動パルス Φ V1 ~ Φ V4 が水平ブランキング期間に供給され、水平転送路46には、信号電荷を出力回路48の方向に転送するための水平駆動パルス Φ H1、 Φ H2 が水平走査期間に繰り返し供給される。垂直ブランキング期間に、たとえば、水平転送路46に近い方から数えて奇数番目の各行の各トランスファゲート44にフィールドシフトパルスが供給されると、ホトダイオード40に蓄積されていた信号電荷は、トランスファゲート44を通して垂直転送路42に移される。

【0012】垂直転送路42は、垂直駆動パルス φ V1 ~ φ V4に従って各ホトダイオード40から移された信号電荷を水平転送路46の方向に1行分(1ライン分)転送する。水平転送路46に到達した信号電荷は、水平転送路46に移される。水平転送路46は、水平駆動パルス φ H1、 φ H2に従って垂直転送路42から移された各信号電荷を出力回路48の方向に転送する。これにより、水平転送路46に移された1ライン分の信号電荷は、水平走査期間内に順次出力回路48に到達する。出力回路48は、順次到達する信号電荷を電気信号(アナログ信号)に変換して出力する。

【0013】このようにして、CCD10 は、垂直駆動パルス $\phi$ V<sub>1</sub> $\sim \phi$ V<sub>4</sub>が供給される毎に、1ライン分のアナログ信号を出力回路48から出力する。そして、1フィールドのアナログ信号をすべて出力すると、次のブランキング期間では偶数番目の各行のトランスファゲート44にフィールドシフトパルスが供給され、次のフィールドのアナログ信号を出力回路48から出力する。

【0014】図1に戻って、A/D 変換部12は、CCD10 から出力されるアナログ信号を入力して所定のレベルまで増幅し、これをタイミング信号発生部20からのタイミング信号に従ってディジタル信号(データ)に変換してDSP部14に出力する。DSP部14は、ディジタル信号処理専用のマイクロプロセッサを含み、A/D 変換部12からのデータに所定の処理を施して表示用データ(あるいは表示用画像信号)を生成し、これを表示装置18に出力する。

【0015】また、DSP 部14は、制御回路28からマスキングパルス発生予告信号32が与えられたとき、その水平走査期間にA/D 変換部12から入力される1水平走査期間のデータをラインメモリ16に一時格納し、制御回路28からマスキングパルス発生通知信号34が与えられたとき、ラインメモリ16から1水平走査期間のデータを読み出して表示用データを生成し、これを表示装置18に出力する。なお、通常、DSP14にはメモリが内蔵されているので、そのメモリの一部をラインメモリ16として使用すれば、ラインメモリを別個に設ける必要はない。また、ラインメモリ16にA/D 変換部12からのデータを水平走査期間毎に格納する場合には、上述のマスキングパルス発生予告信号32は不要となる。

【0016】表示装置18は、たとえば、液晶ディスプレイ、CRT モニタ等であって、DSP 部14から出力される表示用データに基づいて映像を表示する。なお、本実施例

では、表示装置18のライン数は、CCD10 における垂直方向のホトダイオード数、つまりライン数より多いものとする。したがって、DSP14 では、表示用データのライン数を表示装置18のライン数に一致するようにラインを補間する。タイミング信号発生部20のタイミング信号発生回路22は、A/D 変換部12およびDSP 部14の動作に必要なタイミング信号を生成するとともに、CCD10 の駆動パルスを生成するために必要なタイミング信号を生成する。

【0017】水平駆動回路24は、タイミング発生回路22で生成されたタイミング信号に基づいて水平駆動パルス $\phi_{H1}$ 、 $\phi_{H2}$ を各水平走査期間に所定のタイミングで繰り返し生成し、これをCCD10に出力する。垂直駆動回路26は、タイミング発生回路22で生成されたタイミング信号に基づいて垂直駆動パルス $\phi_{V1}$   $\sim \phi_{V4}$ を各水平ブランキング期間に所定のタイミングで生成し、これをCCD10に出力する。ただし、制御回路28からマスキングパルス30が与えられたときその出力を一時停止する。垂直駆動回路26は、CCD10のトランスファゲート200円に対って映給する。

【0018】制御回路28は、あらかじめ定められた手順に従ってマスキングパルス30を生成し、これを垂直駆動回路26に出力する。たとえば、表示装置18のライン数とCCD10のライン数の比に応じて、垂直駆動パルスφV1~φV4の出力を数回に1回の割合で停止させるためのマスキングパルス30を生成し、あるいは、表示装置18のライン数とCCD10のライン数の差に応じてあらかじめ定められたタイミングでマスキングパルス30を生成する。

【0019】また、制御回路28は、マスキングパルス30を出力する1水平走査期間前の時点でマスキングパルス30の発生を予告するマスキングパルス発生予告信号32をDSP部14に出力し、マスキングパルス30を出力する時点でマスキングパルス30の発生を通知するマスキングパルス発生通知信号34をDSP部14に出力する。ただし、前述のように、DSP14においてA/D変換部12からのデータを水平走査期間毎にラインメモリ16に格納する場合には、マスキングパルス発生予告信号32は不要である。なお、マスキングパルス30は、DSP14あるは他のマイクロコンピュータにより生成してもよい。また、制御回路28に外部からデータを与え、そのデータに基づいてマスキングパルス30のタイミングを制御してもよい。

【0020】次に、図1の固体撮像装置の動作を図3のタイミングチャートを用いて説明する。図3(a)  $\sim$ (d) は、垂直駆動回路26からCCD10 に供給される垂直駆動パルス $\phi_{V1}\sim\phi_{V4}$ であり、図3(e) は、水平駆動回路24からCCD10 に供給される水平駆動パルス $\phi_{H1}$ または $\phi_{H2}$ である。ただし、図3では、水平走査期間H4の水平ブランキング期間で、垂直駆動パルス $\phi_{V1}\sim\phi_{V4}$ の出力が一時停止されている。

【0021】まず、水平走査期間H1では、CCD10 に垂直 駆動パルス $\phi_{V1}\sim\phi_{V4}$ および水平駆動パルス $\phi_{H1}$ 、 $\phi_{H2}$ 

טכ

が供給されと、CCD10 からアナログ信号がA/D 変換部12 に出力され、A/D 変換部12からディジタル信号(デー タ) がDSP 部14に出力される。図3(f) のD<sub>n-1</sub>は、A/D 変換部12から出力されるデータ(以下、CCD 出力データ と称す) である。DSP 部14では、A/D 変換部12からのCC D 出力データに所定の処理を施して表示用データ (ある いは表示用画像信号)を生成し、これを表示部18に出力 する。図 3(h) の $D_{n-1}$ は表示用データである。同様にし て、水平走査期間H2には表示用データDnが、水平走査期 間H3には表示用データDn+1がそれぞれDSP部14から出力 される。

【0022】ただし、水平走査期間H3では、水平ブラン キング期間に制御回路28からマスキングパルス発生予告 信号32がDSP 部14に出力される。DSP 部14では、このマ スキングパルス発生予告信号32が与えられると、A/D変 換部12からのCCD 出力データ $D_{n+1}$ から表示用データ $D_{n+1}$ を生成するとともに、そのCCD 出力データDn+1をライン メモリ16に格納する。図3(g)の $D_{n+1}$ は、このラインメ モリ16に格納されたデータを示す。なお、生成した表示 用データD<sub>n+1</sub>をラインメモリ16に格納してもよい。

【0023】水平走査期間H4では、水平ブランキング期 間に制御回路28からマスキングパルス30が垂直駆動回路 26に出力される。垂直駆動回路26では、このマスキング パルス30に従ってCCD10 に供給する垂直駆動パルス φ v1 ~ φ V4の出力を停止する。CCD10 の垂直転送路42では、 垂直駆動パルス $\phi$ V1 $\sim$  $\phi$ V4 $\phi$ U4 号電荷の転送を停止する。垂直転送路42内の信号電荷 は、次の垂直駆動パルス  $\phi$  V1  $\sim$   $\phi$  V4 が CCD10 に供給され るまでその位置に止まり、垂直転送路42から水平転送路 46に移される信号電荷はない。このため、水平転送路46 には信号電荷が存在せず、水平駆動パルス ф н1、 ф н2が 供給されも出力回路48からアナログ信号が出力されな い。したがって、A/D 変換部12からCCD 出力データが出 力されない。

【0024】また、水平走査期間H4では、制御回路28 は、マスキングパルス30を垂直駆動回路26に出力すると きマスキングパルス発生通知信号34をDSP 部14に出力す る。DSP 部14では、マスキングパルス発生通知信号34が 与えられるとラインメモリ16に格納してあるデータD<sub>n+1</sub> を読み出し、これに所定の処理を施して表示用データD n+1を生成し、表示装置18に出力する。したがって、DSP 部14からは、図3(h)に示すように、水平走査期間H4 では、水平走査期間H3に出力された表示用データDn+1と 同一内容の表示用データ $D_{n+1}$ が出力され、1 ライン増え たことになる。

【0025】なお、DSP 部14では、水平走査期間H3にお いてラインメモリ16に生成した表示用データDn+1を格納 する場合には、マスキングパルス発生通知信号34が与え られたとき、ラインメモリ16に格納してある表示用デー  $extstyle extstyle extstyle D_{ extstyle extstyle 1} extstyle extstyle extstyle D_{ extstyle 1} extstyle extstyle extstyle extstyle D_{ extstyle 1} extstyle extstyle extstyle extstyle extstyle extstyle 0 extstyle$ 

い。また、本実施例では、水平走査期間H4において、1 ライン前の表示用データDn+1をそのまま出力しているが (単純補間)、他の補間方法を採用してもよい。

【0026】次の水平走査期間H5では、CCD10 に垂直駆 動パルスφV1~φV4および水平駆動パルスφH1、φH2が 供給される。したがって、CCD10 からは水平走査期間H3 に出力されたアナログ信号の次のラインのアナログ信号 が出力され、A/D 変換部12からCCD 出力データDn+2が出 力され、DSP 部14から表示用データ $D_{n+2}$ が出力される。 10 水平走査期間H5でも水平走査期間H5の場合と同様にし て、DSP 部14から表示用データDn+3が出力される。

【0027】このように、本実施例では、CCD10 に対す る垂直駆動パルス φ V1 ~ φ V4の供給を一時停止すること により1ライン分のアナログ信号の読み出しを一時停止 し、1ライン前に出力した表示用データを出力する。こ れにより、表示装置18に出力される表示用データのライ ン数が1ライン増加する。たとえば、CCD10 におけるホ トダイオード40の行数が525 行で表示装置18のライン数 が625 本であるとき、CCD10 に対する垂直駆動パルス o ν1~φν4の供給を5回に1回の割合で一時停止し、その 20 都度1ライン前に出力した1ライン分の表示用データを 出力することによりライン数を5ラインから6ラインに 増加させ、525 本から625 本に変換することができる。 【0028】したがって、本実施例によれば、フレーム

画像メモリやフィールド画像メモリ等の大容量画像メモ リを使用することなくライン数を増やすことができるの で、消費電力を大幅に低減することができる。また、DS P 部14に内蔵されているメモリの一部をラインメモリ16 として使用すれば新たにラインメモリを設ける必要がな 30 V

【0029】次に、本発明による固体撮像装置の第2の 実施例について説明する。この固体撮像装置は、基本的 には図1に示す固体撮像装置の構成と同じであるので、 ここでは、図1を用いて説明する。ただし、本実施例で は、図1のCCD10には、色フィルタ配列の一方式である ベイヤ(Bayer) 方式による色フィルタアレイが設置され ているものとする。図4は、このベイヤ方式による色フ ィルタ配列の一例である。

【0030】図4において、R、G、B はそれぞれ赤 色、緑色、青色を透過する色フィルタであり、まずG を 市松状に配列し、残りの部分にR とB を市松状に配列 し、さらに、インタレース動作を考慮して縦方向に同一 色フィルタを2画素ずつ配置する配列となっている。ま た、この色フィルタアレイを用いる場合、輝度信号を算 出するために1ライン遅延された信号と原時点における 信号とが必要である。本実施例では、図1のDSP14は、 ラインメモリ16とは別に、信号を1ライン遅延させるた めのラインメモリ(以下、内蔵ラインメモリと称す)を 内蔵しているものとする。

10

のタイミングチャートを用いて説明する。図 5 (a) ~ (d) は、垂直駆動パルス $\phi_{V1}$ ~ $\phi_{V4}$ であって図 1 (a) ~ (d) の垂直駆動パルス $\phi_{V1}$ ~ $\phi_{V4}$ と同じものであり、図 5 (e) は、水平駆動パルス $\phi_{H1}$ または $\phi_{H2}$ であって図 1 (d) の水平駆動パルス $\phi_{H1}$ 、 $\phi_{H2}$ と同じものである。また、垂直駆動パルス $\phi_{V1}$ ~ $\phi_{V4}$ は、平走査期間H4においてその出力が一時停止されている。

【0032】まず、水平走査期間H1では、CCD10 に垂直駆動パルス $\phi$ V1 $\sim$  $\phi$ V4および水平駆動パルス $\phi$ H1、 $\phi$ H2が供給され、A/D 変換部12から図 5 (f) に示すCCD 出力データ $D_{n-1}$ が出力され、DSP 部14に入力される。DSP 部14では、A/D 変換部12からのCCD 出力データ $D_{n-1}$ と内蔵ラインメモリで 1 ライン遅延されたCCD 出力データ $D_{n-2}$ とを用いて所定の処理を実行し、表示用データ $D_{n-2}$ 、n-1を生成して表示装置18に出力する。図 5 (h) は、この表示用データ $D_{n-2}$ 、n-1を示す。また、DSP 部14では、入力されたCCD 出力データ $D_{n-1}$ を内蔵ラインメモリのCCD 出力データ $D_{n-2}$ が読み出されたあとに順次格納していく。図 5 (g) は、内蔵ラインメモリに格納されているデータを示す。

【0033】水平走査期間H2、H3では、水平走査期間H1の場合と同様にして、表示用データ $D_{n-1,n}$ 、 $D_{n,n+1}$ が表示装置18に出力される。ただし、水平走査期間H3では、制御回路28は、水平ブランキング期間にマスキングパルス出力予告信号32をDSP 部14に出力する。DSP 部14では、このマスキングパルス出力予告信号32が与えられると、生成した表示用データ $D_{n,n+1}$ と同じ内容のデータ $D_{n,n+1}$ をラインメモリ16に格納する。図5(i) は、ラインメモリ16に格納されたデータ $D_{n,n+1}$ を示す。

【0034】水平走査期間H4では、CCD10に垂直駆動パルス $\phi$ V1 $\sim$  $\phi$ V4が供給されない。したがって、CCD10からアナログ信号が出力されず、A/D変換部12からCCD出力データが出力されない。しかし、制御回路28は、水平ブランキング期間にマスキングパルス発生通知信号34をDSP部14に出力する。DSP部14では、このマスキングパルス発生通知信号34が与えられると、ラインメモリ16に格納しているデータDn, n+1を読み出し、これを表示用データDn, n+1として出力する。これにより、表示用データのライン数が1ライン増加したことになる。

【0035】次の水平走査期間H5では、CCD10 に垂直駆 40動パルス $\phi_{V1}\sim\phi_{V4}$ および水平駆動パルス $\phi_{H1}$ 、 $\phi_{H2}$ が 供給され、A/D 変換部12からCCD 出力データ $D_{n+1}$ の次の ラインのCCD 出力データ $D_{n+2}$ が出力され、DSP 部14に入力される。DSP 部14では、CCD 出力データ $D_{n+2}$ と内蔵ラインメモリに格納されているCCD 出力データ $D_{n+1}$ に基づいて表示用データ $D_{n+1}$ ,  $D_{n+2}$ を生成し、表示装置18に出力する。また、DSP 部14では、入力されたCCD 出力データ  $D_{n+2}$ を内蔵ラインメモリに格納する。同様にして、水平走査期間H6には表示データ $D_{n+2}$ ,  $D_{n+3}$ が表示装置18に出力される。このようにして、本実施例においても、第1 の 50

実施例の場合と同様な効果を得ることができる。

【0036】次に、本発明による固体撮像装置の第3の実施例について説明する。この固体撮像装置は、基本的には第2の実施例の固体撮像装置と同じ構成である。ただし、CCD10 は非常に多くのホトダイオードを含む多素撮像素子であり、水平走査期間が表示装置18の2倍(たとえば、テレビジョン方式の水平走査期間64.5μsecの2倍)であるとする。本実施例では、DSP部14でCCD出力データを水平走査期間が1/2の表示用データに変換するものとし、DSP部14は、その変換のために1ライン(たとえば、127μsec)分のデータを格納する3個のラインメモリ(以下、内蔵ラインメモリA、B、Cと称す)を内蔵しているものとする。なお、本実施例では、図1のラインメモリ16は必要ではない。

【0037】本実施例による固体撮像装置の動作を図6のタイミングチャートを用いて説明する。図 $6(a)\sim$ (d)は、垂直駆動パルス $\phi_{V1}\sim\phi_{V4}$ であり、図 $5(a)\sim$ (d)の垂直駆動パルス $\phi_{V1}\sim\phi_{V4}$ と同じものであり、図6(e)は、水平駆動パルス $\phi_{H1}$ または $\phi_{H2}$ であり、図5(d)の水平駆動パルス $\phi_{H1}$ 、 $\phi_{H2}$ と同じものである。また、垂直駆動パルス $\phi_{V1}\sim\phi_{V4}$ は、水平走査期間H4でその出力が一時停止されるものとする。

【0038】まず、水平走査期間H1では、CCD10 に垂直駆動パルス $\phi_{V1}\sim\phi_{V4}$ およびの水平駆動パルス $\phi_{H1}$ 、 $\phi_{H2}$ が供給され、A/D 変換部12からCCD 出力デー $\phi_{D_{n-2}}$ が出力され、DSP 部14に入力される。DSP 部14では、入力されたCCD 出力デー $\phi_{D_{n-2}}$ を内蔵ラインメモリB に格納していく。なお、本実施例では、CCD 出力デー $\phi_{D_{n-2}}$ を水平走査期間毎に内蔵ラインメモリB、 $\phi_{D_{n-2}}$ 、 $\phi_{D_{n-2}}$  の順に繰り返しながら格納するものとする。図 $\phi_{D_{n-2}}$  である。

【0039】DSP 部14では、内蔵ラインメモリA に格納されている2ライン前のCCD 出力データ $D_{n-4}$ と内蔵ラインメモリC に格納されている1ライン前のCCD 出力データ $D_{n-3}$ とを用いて水平走査期間が1/2 (たとえば、63.5  $\mu$  sec )の表示用データ $D_{n-4}$ , n-3を繰り返し生成し、表示部18に出力する。水平走査期間12、13でも同様に、DS 14 では、150 では、150 では、151 では、151 では、152 では、153 では、154 では、155 では、157 では、157 では、158 では、159 では

【0040】水平走査期間H4では、CCD10 に垂直駆動パルス $\phi$ V1 $\sim$  $\phi$ V4が供給されない。したがって、CCD10 からアナログ信号が出力されず、A/D 変換部12からCCD 出力データが出力されない。しかし、制御回路28は、水平ブランキング期間にマスキングパルス発生通知信号34をDSP 部14に出力する。DSP 部14では、マスキングパルス発生通知信号34が与えられると、水平走査期間H3の場合と同様な動作を行い、表示用データ $D_{n-2}$ , $D_{n-1}$ を繰り返し

生成し、表示部18に出力する。したがって、水平走査期間H4では、図6(j)に示すように平走査期間H4における表示用データ $D_{n-2,\,n-1}$ と同じ内容の表示用データが $D_{n-2,\,n-1}$ 繰り返し出力され、表示用データが2ライン補間されたことになる。

【0041】水平走査期間H5、H6では、水平走査期間H1の場合と同様にしてDSP 部14から表示用データD<sub>n-1</sub>,n、D<sub>n,n+1</sub>が出力される。本実施例では、DSP 部14に内蔵されている信号処理用の内蔵ラインメモリA ~C を利用してラインを補間しているので、補間用のラインメモリを 10必要としない。

【0042】上述の実施例は、撮像素子から出力される信号の水平走査期間を1/2 に変換する場合であるが、水平走査期間を1/3 に変換する場合にも適用することができる。この場合の表示用データを図6(k) に示す。たとえば、図6(k) の水平走査期間H1では、DSP 部14は、内蔵ラインメモリA に格納されている2ライン前のCCD出力データ $D_{n-4}$ と内蔵ラインメモリC に格納されている1ライン前のCCD 出力データ $D_{n-4}$ と内蔵ラインメモリB が1/3 の表示用データ $D_{n-4}$ 、 $D_{n-3}$ とを用いて水平走査期間が1/3 の表示用データ $D_{n-4}$ 、 $D_{n-3}$ とる回繰り返し生成し、表示部18に出力する。

【0043】本実施例は、このような水平走査期間を1/2または1/3に変換する場合に限定されるものではなく、水平走査期間を1/N(Nは2以上の自然数)に変換する場合に適用できるできることは勿論である。この場合、DSP部14は、各水平走査期間(H1、H2、H3、・・

・)において水平走査期間が1/Nの表示用データをN回繰り返し生成し、表示部18に出力する。

【0044】次に、本発明による固体撮像装置の第4の実施例について説明する。この固体撮像装置は、固体撮像素子としてMOS 形撮像素子を用いている。図7は、MOS 形撮像素子の一例である。このMOS 形撮像素子では、ホトダイオードと垂直選択スイッチからなる多数の画素50を撮像領域にマトリックス状に配置している。各画素50の垂直選択スイッチは、行毎に制御線54を介して垂直走査回路52に接続されるとともに列毎に垂直信号線56を介して水平選択スイッチ58に接続されている。また、各水平選択スイッチ58は、水平走査回路60および水平信号線62に接続されている。

【0045】垂直走査回路52には、各水平ブランキング期間に垂直クロック64が供給されている。垂直走査回路52は、この垂直クロック64に基づいて各画素50を行毎に順次選択するための垂直走査パルスを生成し、該当する制御線54に順次出力する。ただし、垂直走査回路52は、水平ブランキング期間に図示しない制御回路からマスキングパルス66が与えられたとき、制御線の選択を一時停止し、前回垂直走査パルスを出力した制御線54に再度垂直走査パルスを出力する。そして、垂直走査回路52は、その後垂直クロック64が供給されたとき、先に再度垂直走査パルスを出力した制御線54の行の次の行の制御線54

を選択して垂直走査信号を出力する。

【0046】各画素50では、接続されている制御線54に 垂直走査パルスが印加されると垂直選択スイッチをオン にし、ホトダイオードに蓄積されていた信号電荷電圧を 垂直信号線56に出力する。垂直走査パルスが印可されな い画素50のホトダイオードは、そのまま電荷の蓄積を続 ける。水平走査回路60では、水平走査期間に繰り返し供 給される水平クロック68に基づいて各垂直信号線56の信 号電荷電圧を順次選択するための水平走査パルスを生成 し、水平選択スイッチ58に出力する。

【0047】各水平選択スイッチ58では、水平走査回路60から水平走査パルスが与えられると、接続されている垂直信号線56の信号電荷電圧を選択して水平信号線62に出力する。これにより、各垂直信号線56の信号電荷電圧は、水平走査期間内に順次選択されて水平信号線62に出力される。このように、各画素50のホトダイオードに蓄積された信号電荷電圧は、たとえば、図7の上の行から下の行の順に、各行では左側の画素から右側の画素の順に選択され、水平信号線62からアナログ信号として出力20 される。

【0048】本実施例では、MOS 形撮像素子50が非破壊 読み出し可能であることを利用して、同じ行の各画素から信号電荷電圧を連続する2水平走査期間で水平走査期間毎に読み出すことによりラインの補間を行っている。 具体的には、垂直走査回路52に所定のタイミングで制御回路からマスキングパルス66を供給する。垂直走査回路52では、このマスキングパルス66が入力されると、前回垂直走査パルスを出力した制御線54に再び垂直走査パルスを出力する。したがって、この制御線54に接続されている各画素50では、前回の水平走査期間に続いて再びホトダイオードに蓄積されていた信号電荷電圧を垂直信号線56に出力する。

【0049】一方、水平走査回路60には、垂直走査回路52へのマスキングパルス66の供給に関係なく水平クロック68が供給される。水平走査回路60では、水平クロック68に基づいて水平走査パルスを順次生成し、各水平選択スイッチ58に出力する。各水平選択スイッチ58では、水平走査パルスに従って垂直信号線56の信号電荷電圧を選択して水平信号線62に出力する。これにより、水平信号線62には、前の水平走査期間に出力されたアナログ信号を同じ内容のアナログ信号が再び出力され、アナログ信号のライン数が1ライン増加されたことになる。なお、マスキングパルス66は、たとえば、MOS 形撮像素子のライン数と表示装置のライン数との比に応じて生成される。

レグパルス66が与えられたとき、制御線の選択を一時停止し、前回垂直走査パルスを出力した制御線54に再度垂直走査パルスを出力する。そして、垂直走査回路52は、その後垂直クロック64が供給されたとき、先に再度垂直走査パルスを出力した制御線54の行の次の行の制御線54 50 から順次選択しているので、ライン数を1ライン増加す

ることができる。なお、この場合、ライン補間のための ラインメモリは必要ない。

#### [0051]

【発明の効果】以上述べたように本発明によれば、固体 撮像素子における信号電荷の垂直方向の転送を一時停止 し、前ラインの信号を出力することによりラインを補間 しているので、フレーム画像メモリまたはフレーム画像 メモリ等の大容量のメモリを使用する必要がなく、消費 電力を低減させることができる。また、大容量のメモリ にデータを書き込んだり読み出したりする必要がないの 10 けるMOS 形撮像素子の一例を示す図である。 で、データバス専有によるシステムパフォーマンスの低 下を回避することができる。

【0052】また、固体撮像素子としてMOS 形撮像素子 を用い、同一行の画素群から2ライン続けて信号を読み 出すことにより、ラインメモリを用いることなくライン を補間することができる。

#### 【図面の簡単な説明】

【図1】本発明による固体撮像装置の第1の実施例を示 すブロック図である。

【図2】図1の固体撮像装置におけるCCD 撮像素子の一 20 26 垂直駆動回路 例を示す図である。

【図3】図1の固体撮像装置の動作を示すタイミングチ ヤートである。

【図4】ベイヤ方式による色フィルタの配置を示す図で ある。

【図5】本発明による固体撮像装置の第2の実施例の動 作を示すタイミングチャートである。

【図6】本発明による固体撮像装置の第3の実施例の動 作を示すタイミングチャートである。

【図7】本発明による固体撮像装置の第4の実施例にお


### 【符号の説明】

- 10 CCD
- 12 A/D 変換部
- 14 DSP 部
- 16 ラインメモリ
- 18 表示部
- 20 タイミング信号発生部
- 22 タイミング信号発生回路
- 24 水平駆動回路


【図2】


制御回路 28

【図1】




【図4】






【図5】



【図7】



# フロントページの続き

Fターム(参考) 4M118 AA04 AB01 BA13 BA14 CA02

DB06 DB08 DB09 FA06 FA33

GC08

5C022 AC41 AC42 AC55 AC69

5C024 AA01 CA24 FA01 GA11 GA31

HA08 HA24 HA27

5C065 AA01 BB30 CC01 DD02 DD15

EE10 GG13 GG18 GG30 GG44